在一个电路体系中，时钟是必不可少的一部分。时钟电路适当要害，在电路中的作用犹如人的心脏的作用，假如电路体系的时钟出错了，体系就会产生紊乱，因而在

　　咱们常用的时钟电路有：晶体、晶振、时钟分配器。有些IC 用的时钟可能是由主芯片产生的，但追根溯源，仍是由上述三者之一产生的。接下来结合详细实例，阐明时钟电路布局、布线的准则和注意事项。

　　PCB中常用的晶体封装有：2 管脚的插件封装和SMD 封装、4 管脚的 SMD 封装，常见封装如下图：

　　虽然晶体有不同的标准，但它们的根本电路规划是共同的，因而PCB的布局、布线规矩也是通用的。根本的电路规划如下图：

　　从电路原理图中能够精确的看出，电路由晶体+2 个电容组成，这两个电容分别为增益电容和相位电容。

　　布线时，晶体的一对线要走成类差分的方式，线尽量短、且要加粗并进行包地处理，作用如下图：

　　上述的是最根本和最常见的晶体电路规划，也有一些变形规划，如加串阻、测试点等，如下图,规划思路仍是共同的：

　　2. 布局要紧凑，电容坐落晶体和IC 之间，且接近晶体放置，使时钟线到IC 尽量短；

　　4. 邻近不要摆放大功率器材、如电源芯片、MOS 管、电感等发热量大的器材；

　　1. 和 IC 同层布局，同层走线，尽量少打孔，假如打孔，需要在邻近加回流地孔；

　　2. 类差分走线. 走线mil;因为晶体时钟波形为正弦波，所以此处按模仿规划思路处理；

　　比较于晶体电路，晶振是有源电路，主要由三部分所组成：晶振+电源滤波电路+源端匹配电阻：常见电路规划如下图：

　　布局、布线. 滤波电容接近电源管脚，遵从先大后小准则摆放，小电容靠得最近；

　　3. 邻近不要摆放大功率器材、如电源芯片、MOS 管、电感等发热量大的器材；

　　4. 时钟线 欧姆阻抗线来走；假如时钟线过长，能够走在内层，打孔换层处加回流地孔；

　　时钟分配器品种比较多，在规划时确保时钟分配器到各个 IC 的间隔尽量短，一般放在对称的方位，例如：

　　布局、布线.时钟产生电路要接近时钟分配器，常见的时钟产生电路是晶体、晶振电路；

　　2. 时钟分配电路放置在对称方位，确保到各个 IC 的时钟信号线路尽量短；

　　3. 邻近不要摆放大功率器材、如电源芯片、 MOS 管、电感等发热量大的器材；

　　4. 时钟信号线过长时，能够走在内层，换层孔的 200mil 范围内要有回流地过孔。